Beschreibung: FPGA VIEWLOGIC-BASED INTRMED UPG
Beschreibung: ATMEL SYNARIO VERILOG SIM OPTION
Beschreibung: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Beschreibung: UNIVER DESIGN SYS VWDRAW/VIEWSIM
Beschreibung: UNIV AT6000 PHYSICAL DESIGN SYS
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Beschreibung: CADENCE VERILOG LIB/INTRFC MAINT
Beschreibung: CADENCE LIRARIES/INTRFC MAINT
Beschreibung: PRO CHIP SOFTWARE LICENSE
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM MAINT
Beschreibung: DESIGN SYS PWRVW SCHEMATIC ENTRY
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: FPGA VIEWLOGIC-BASED INTRMED UPG
Beschreibung: SYNOPSYS LIBRARIES/INTRFC MAINT
Beschreibung: ATMEL SYNARIO BASIC PACKAGE
Beschreibung: FPGA DESIGN SYSTEM W/VIEWDRAW
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM LIBRA
2025/05/20