Beschreibung: CADENCE LIRARIES/INTRFC MAINT
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Beschreibung: EXEMPLAR SYNTHESIS LIBS/INTRFC
Beschreibung: SYNOPSYS LIBRARIES/INTRFC MAINT
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM MAINT
Beschreibung: MAINT EXEMPLAR SYNTHESIS
Beschreibung: PRO CHIP SOFTWARE LICENSE
Beschreibung: SYNOPSYS LIBRARIES/INTRFC MAINT
Beschreibung: MENTOR V8 LIBRARIES/INTRFC MAINT
Beschreibung: CADENCE VERILOG LIB/INTRFC MAINT
Beschreibung: EXEMPLAR SYNTHESIS LIBS/INTRFC
Beschreibung: FPGA DESIGN SYS W/VWDRAW/VIEWSIM
Beschreibung: ATMEL SYNARIO VERILOG SIM OPTION
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: ATMEL SYNARIO BASIC PACKAGE
Beschreibung: MENTOR V8 LIBRARIES/INTERFACE
Beschreibung: UNIV AT6000 PHYSICAL DESIGN SYS
Beschreibung: FPGA DESIGN SYSTEM W/VIEWDRAW