Beschreibung: MAINT FPGA 20K GA VIEWLOGIC SYS
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM MAINT
Beschreibung: MAINT EXEMPLAR SYNTHESIS
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Beschreibung: MENTOR V8 LIBRARIES/INTERFACE
Beschreibung: DESIGN SYS PWRVIEW/SIMUL 20K GAS
Beschreibung: MAINT 10K VIEWLOGIC UPGRADE
Beschreibung: MAINT 20K VIEWLOGIC UPGRADE
Beschreibung: ATMEL SYNARIO BASIC PACKAGE
Beschreibung: CADENCE LIRARIES/INTRFC MAINT
Beschreibung: EXEMPLAR SYNTHESIS LIBS/INTRFC
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: EXEMPLAR SYNTHESIS LIBS/INTRFC
Beschreibung: ATMEL SYNARIO VERILOG SIM OPTION
Beschreibung: MENTOR V8 LIBRARIES/INTRFC MAINT
Beschreibung: SYNOPSYS LIBRARIES/INTRFC MAINT
Beschreibung: INTEGRAPH SCHEM SYNTH/SIM LIBRA
Beschreibung: ATMEL SYNARIO VHDL SYNTHESIS OPT
Beschreibung: CADENCE VERILOG LIB/INTRFC MAINT